

NOTIFICATION OF REASONS FOR REJECTION

Patent Application No.: H09-092481

Date of Draft: July 16, 2004

Examiner: Masataka SHIBAYAMA 3035 4L00

Patent Attorney: Hironori ONDA

Applied Article: 1st para. of Art. 29, 2nd para. of Art. 29 and Art. 36

This application should be rejected for the reasons set forth below. Should the applicant have any arguments against the reasons, such arguments should be submitted within 60 days from the date of dispatch of this notification.

REASONS

1. The inventions in the following claims of the present application should not be granted a patent under the provision of the 2nd paragraph of Art. 29 of the Patent Law since it would have been obvious for those who have common knowledge in the art to make the inventions prior to the filing date of the present application on the basis of the inventions that had been described in the following publications distributed in Japan or foreign countries prior to the filing date of the present application.
2. The claims for patent of the present application do not comply with the requirements provided under No. 2, the 6th paragraph of Art. 36 of the Patent Law.
3. The detailed description of the invention of the present application do not comply with the requirements provided under 4th paragraph of Art. 36 of the Patent Law.

NOTE (See a list of references.)

Re: Unobviousness

[Claims 1 to 4]

Reason 1

Reference 1

Remarks:

Please refer to Figs. 1 to 3 and the related descriptions in Reference 1.

It had been well known prior to the filing date of the present application that elements can be isolated from each other by a P-N junction. Therefore, it would have been obvious for a person skilled in the art to effect isolation of elements in a single crystal island by a P-N junction instead of an insulator such as an oxide film, based on the invention described in Reference 1.

[Claims 1, 2 and 4]

Reason 1

References 2 to 7

Remarks:

Please refer to Fig. 4 and the related descriptions in Reference 2.

It had been well known prior to the filing date of the present application to apply via wiring a predetermined voltage of a level for not turning on a parasitic transistor onto an island where a diffused resistor is arranged (if necessary, refer to References 3, 4, 5, 6 and 7). Therefore, it would have been obvious for a person skilled in the art to also apply via wiring a predetermined voltage of a level for not turning on a parasitic transistor onto the island where the resistive element 20 is arranged in the invention described in Reference 2.

[Claims 3 and 4]

Reason 1

References 2 to 6

Remarks:

Please refer to Fig. 4 and the related descriptions in Reference 2.

It had been well known prior to the filing date of the present application to apply via wiring a base potential exceeding an emitter potential of a parasitic transistor onto an island where a diffused resistor is arranged (if necessary, refer to References 3, 4, 5 and 6). Therefore, it would have been obvious for a person skilled in the art to also apply via wiring a base potential exceeding an emitter potential of a parasitic transistor onto the island where the resistive element 20 is arranged in the invention described in the Reference.

Re: Insufficient description

[Claims 1 to 3]

Reasons 2 and 3

Remarks:

The inventions of Claims 1 to 3 of the present application each recite an "element comprised of a signal processing unit". This recitation alone would mean that the element processing unit includes elements other than the diffused resistor. However, descriptions in the embodiment of the present application only set out forming the island Is1 for isolating elements, forming in the island Is1 the diffused resistor 9 comprised of the signal processing unit, and applying a predetermined voltage onto this island Is1 via the aluminum wiring 25, and set out that, as a result,

the base potential in the silicon substrate 1 is rendered high to barely permit the parasitic transistor Tr1 to turn on when a photocurrent passes the substrate 1 and enters into the island Is1, thereby preventing malfunction of the unit. Accordingly, if an element other than the diffused resistor is provided as an element comprised of the signal processing unit, a person skilled in the art cannot carry out the invention.

[Claim 1]

Reasons 2 and 3

Remarks:

There is a recitation in the present application that "a predetermined voltage was applied to this island via wiring", which, however, does not clarify where in the island the predetermined voltage was applied. Moreover, this definition alone would not establish a clear association with the advantages of the present application that the parasitic transistor Tr1 is unlikely to turn on when a photocurrent passes the substrate 1 and enters into the island Is1 to prevent malfunction of the unit.

[Claim 2]

Reason 2

Remarks:

- a. The term "parasitic transistor" is mentioned in the present specification, however, the position where for forming the parasitic transistor is formed is not clear.
- b. It is described in the present specification that "wiring is extended from this island and ... a voltage that would not turn on the parasitic transistor is applied via the wiring", however, the positions of the voltage being applied to the island are unclear.

[Claim 3]

Reason 2

Remarks:

The term "parasitic transistor" is used in the present specification, however, the position where the parasitic transistor is formed is not clear. This also makes unclear the positions where the "base" and the "emitter" of the "parasitic transistor" are formed.

[Claim 3]

Reasons 2 and 3

Remarks:

There are no indications as to the conduction type of the "semiconductor substrate", the "element" and the "island". Therefore, the mere definition that "a base potential exceeding the emitter potential in the parasitic transistor was applied" cannot establish an association with the advantages of the present application that the parasitic transistor Tr1 is unlikely to be turned on when a photocurrent passes through the substrate 1 and enters into the island Is1 to prevent malfunction of the unit.

LIST OF REFERENCEES

Reference 1: JP-A-H06-104476

Reference 2: JP-A-S62-069672

Reference 3: JP-A-H04-075371

Reference 4: JP-A-S60-045061

Reference 5: Microfilm of Utility Model Appln. No. S59-195283

(JP-A-UM-S61-111161)

Reference 6: JP-A-H07-211510

Reference 7: JP-A-H05-291507

Results of prior art search

Technical field of search:

IPC 7th edition

H01L27/14

H01L27/04

Prior art documents:

JP-A-H06-302849

JP-A-H05-259393

JP-A-H03-214765

The results of prior art search indicated above do not constitute the reasons for rejection.

拒絶理由通知書

特許出願の番号 平成 9 年 特許願 第 0 9 2 4 8 1 号
起案日 平成 1 6 年 7 月 1 6 日
特許庁審査官 柴山 将隆 3 0 3 5 4 L 0 0
特許出願人代理人 恩田 博宣 様
適用条文 第 2 9 条第 1 項、第 2 9 条第 2 項、第 3 6 条

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から 6 0 日以内に意見書を提出して下さい。

理 由

1. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第 2 9 条第 2 項の規定により特許を受けることができない。
2. この出願は、特許請求の範囲の記載が下記の点で、特許法第 3 6 条第 6 項第 2 号に規定する要件を満たしていない。
3. この出願は、発明の詳細な説明の記載が下記の点で、特許法第 3 6 条第 4 項に規定する要件を満たしていない。

記 (引用文献等については引用文献等一覧参照)

進歩性について

【請求項 1 - 4】

- ・理由 1
- ・引用文献 1
- ・備考

引用文献 1 の図 1 - 3 及びその説明箇所参照。

P N 接合により素子分離することは本願出願前の周知技術であるから、引用文献 1 に記載の発明において、単結晶島を酸化膜等の絶縁体で分離する代わりに、P N 接合により素子分離することは当業者が容易に成し得ることである。

【請求項 1 - 2, 4】

- ・理由 1
- ・引用文献 2 - 7



・備考

引用文献2の図4及びその説明箇所参照。

拡散抵抗が設けられた島に寄生トランジスタがオンしない所定電圧を配線を通して印加することは本願出願前の周知技術にすぎないため（必要ならば、引用文献3, 4, 5, 6, 7）、引用文献2に記載の発明における抵抗素子20が設けられた島にも、寄生トランジスタがオンしない所定電圧を配線を通して印加することは当業者が容易に成し得ることである。

【請求項3, 4】

・理由1

・引用文献2-6

・備考

引用文献2の図4及びその説明箇所参照。

拡散抵抗が設けられた島に寄生トランジスタのエミッタ電位以上のベース電位を配線を通して印加することは本願出願前の周知技術にすぎないため（必要ならば、引用文献3, 4, 5, 6）、引用文献に記載の発明における抵抗素子20が設けられた島にも、寄生トランジスタのエミッタ電位以上のベース電位を配線を通して印加することは当業者が容易に成し得ることである。

記載不備等について

【請求項1-3】

・理由2, 3

・備考

請求項1-3に係る発明には、「信号処理を構成する素子」との記載があるが、当該記載のみでは、拡散抵抗以外の信号処理を構成する素子も含まれる。しかしながら、実施例においては、素子分離用島Is1を形成し、Is1に信号処理回路を構成する拡散抵抗9を形成するとともに、この島Is1に対しアルミ配線25を通して、所定電圧を印加することにより、シリコン基板1内においてはベース電位が高くなり、光電流が基板1を通過し島Is1内に流入した際に寄生トランジスタTr1がオンしにくくなり、回路の誤動作を防止するという旨の記載のみである。したがって、上記拡散抵抗以外の信号処理を構成する素子を設けた場合、当業者が実施することができない。

【請求項1】

・理由2, 3

・備考

「この島に対し配線を通して所定の電圧を印加した」との記載があるが、島のどこに所定の電圧を印加したか不明である。そして、この限定のみでは、光電流が基板1を通過し島Is1内に流入した際に寄生トランジスタTr1がオンしに

くくなり、回路の誤動作を防止するという本願明細書の作用効果との関係が不明である。

【請求項2】

・理由2

・備考

a. 「寄生トランジスタ」との記載があるが、どこに寄生トランジスタが形成されるのか不明である。

b. 「この島から配線を延設し、・・・寄生トランジスタがオンしない電圧を前記配線を通して印加する」との記載があるが、島のどこに電圧を印加するのか不明である。

【請求項3】

・理由2

・備考

「寄生トランジスタ」との記載があるが、どこに寄生トランジスタが形成されるのか不明である。よって、「寄生トランジスタ」の「ベース」及び「エミッタ」がどこに形成されるかも不明である。

【請求項3】

・理由2, 3

・備考

「半導体基板」、「素子」、「島」の導電型が記載されていないため、「寄生トランジスタにおけるエミッタ電位以上のベース電位を印加した」との限定のみでは、光電流が基板1を通過し島Is1内に流入した際に寄生トランジスタTr1がオンしにくくなり、回路の誤動作を防止するという本願明細書の作用効果との関係が不明である。

引用文献等一覧

1. 特開平06-104476号公報
2. 特開昭62-069672号公報
3. 特開平04-075371号公報
4. 特開昭60-045061号公報
5. 実願昭59-195283号（実開昭61-111161号）のマイクロフィルム
6. 特開平07-211510号公報
7. 特開平05-291507号公報

先行技術文献調査結果の記録

・調査した分野 I P C 第 7 版

H 0 1 L 2 7 / 1 4

H 0 1 L 2 7 / 0 4

・先行技術文献

特開平 0 6 - 3 0 2 8 4 9 号公報

特開平 0 5 - 2 5 9 3 9 3 号公報

特開平 0 3 - 2 1 4 7 6 5 号公報

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。
